[水电工程]计算机网络技术 [复制链接]

　当LLC子层请求发送一数据帧时，MAC子层的发送数据封装部分便按MAC子层的数据帧格式组帧。首先将一个前导P和一个帧起始定界符SFD附加到帧的开阔部分，填上目的地址和源地址，计算出LLC数据帧的字节数，填入数据长度计数字段LEN。必要时还要将填充字符PAD附加到LLC数据帧后，以确保传送帧的长度满足最短帧长的要求。最后求出CRC校验附加到帧校验列FCS中。守成数据封装后的MAC帧，便可递交MAC子层的发送媒体访问管理部分以供发送。 jMZ{>l.v  
　　借助于监视物理层收发信号(PLS)部分提供的载波监听信号，发送媒体访问管理设法避免发送信号与媒体上其它信息发生冲突。在媒体空闲时，经短暂的帧间延迟(提供给媒体恢复时间)之后，就启动帧发送。然后，MAC子层将串行位流送给PLS接口以供发送。PLA完成产生媒体上电信号的任务，同时监视媒体和产生冲突检测信号。在没有争用的情况下，即可完成发送。发送完成后，MAC子层通过LLC与MAC间的接口通知LLC子层，等待下一个发送请求。假如产生冲突，PLS接通冲突检测信号，接着发送媒体访问管理开始处理冲突。道德它发送一串称为阻塞(JAM)码的位诹列来强制冲突，由此食品保证有足够的冲突持续时间，以使其它与冲突有关的发送站点都得到通知。在阻塞信号结束时，发送媒体访问管理就暂停发送，等待一个随机选择的时间间隔后再进行重发尝试。发送媒体访问管理用二进制指数退避算法调整媒体负载。最后，或者重发成功或者在媒体故障、过载的情况下，放弃重发尝试。 jMZ{>l.v  
　　接收媒体访问管理部分的功能是，首先由PLS检测到达帧，使接收时钟与前导码同步，并接通载波监听信号。接收媒体访问管理部件要检测到达的帧是否错误，帧长是否超过最大长度，是否为8位的整倍数。还要过滤因冲突产生的碎片信号(即小于最短长度的帧)。 jMZ{>l.v  
　　接收数据解封部分的功能，用于检验帧的目的地址字段，以确定本站点是否应该接收该帧。如地址符合，将其送到LLC子层，并进行差错检验。 jMZ{>l.v  
jMZ{>l.v  
　4.3.4 IEEE 802.3物理层规范 jMZ{>l.v  
jMZ{>l.v  
　　IEEEE 802.3委员会在定义可选的物理配置方面表现了极大的多样性和灵活性。为了区分各种可选用的实现方案，该委员会给出了一种简明的表示方法： jMZ{>l.v  
　　　　　　〈数据传输率(Mpbs)> <信号方式> <最大段长度(百米)> jMZ{>l.v  
如10BASE5、10BASE2、10BROAD36。但10BASE-F有些例外，其中的T表示双绞线、光纤。IEEE 802.3的10Mbps可选方案见表4.3。 jMZ{>l.v  
jMZ{>l.v  
　　(1)10BASE5和10BASE2。前面介绍IEEEE 802.3时所涉及的物理范围，实际上所说的就是基于以太网的10BASE5。 jMZ{>l.v  
　　与10BASE5一样，10BASE2也使用50欧姆同軸电缆和曼切斯特编码.数据速率为10Mbps.两者的区别在于10BASE5使用粗缆(50mm),10BASE2使用细缆(5mm).由于两者数据传输率相同,所以可以使用10BASE2电缆段和10BASE5电缆段共存于一个网络中. jMZ{>l.v  
　　(2)10BASE-T。10BASE-T定义了一个物理上的星形拓扑网,其中央节点是一个集线器,每个节点通过一对双绞线与集线器相连.集线器的作用类似于一个转发器,它接收来自一条线上的信号并向其他的所有线转发.由于任意一个站点发出的信号都能被其他所有站点接收,若有两个站点同时要求传输,冲突就必然发生.所以,尽管这种策略在物理上是一个星形结构，但从逻辑上看与CSMA/CD总线拓扑的功能是一样的。 jMZ{>l.v  
　　(3)10BROAD36。10BROAD36是802.3中为一针对宽带系统的规范，它采用双电缆带宽或中分带宽的75欧姆CATV同軸电缆。从端出发的段的最大长度为1800cm,由于是但向传输，所以最大的端－端距离为3600m。 jMZ{>l.v  
　　(4)10BASE-F。10BASE-F是802.3中关于以光纤作为媒体的系统的规范。该规范中，每条传输线路均使用一条光纤，每条光纤采用曼切斯特编码传输一个方向上的信号。每一位数据经编码后，转换为一对光信号元素(有光表示高、无光表示低)，所以，一个10bps的数据流实际上需要20Mbps的信号流。 jMZ{>l.v  
jMZ{>l.v  

4.4 令牌环媒体访问控制 jMZ{>l.v  
:q=%1~Idla  
　4.4.1 令牌环工作原理 :q=%1~Idla  
:q=%1~Idla  
　1.令牌环的结构 :q=%1~Idla  
　　如图4.13所示，令牌环在物理上是一个由一系列环接口和这些接口间的点—点链路构成的闭合环路，各站点通过环接口连到网上。对媒体具有访问权的某个发送站点，通过环接口出径链路将数据帧串行到环上；其余各站点边从各自的环接口入径链路逐位接收数据帧，同时通过环接口出径链路再生、转发出去，使数据帧在环上从一个站点至下一个站地环行，所寻址的目的站点在数据帧经过时读取其中的信息；最后，数据帧绕环一周返回发送站点，并由其从上撤除所发的数据帧。 :q=%1~Idla  
:q=%1~Idla  
　　由点—点链路构成的环路虽然不是真正意义上的广播媒体，但环上运行的数据帧仍能被所有的站点接收到，而且任何时刻仅允许一个站点发送数据，因此同样存在发送权竞争问题。为了解决竞争，可以使用一个称为令牌（Token）的特殊比特模式，使其沿着环路循环。规定只有获得令牌的站点才有权发送数据帧，完成数据发送后立即释放令牌以供其它站点使用。由于环路中只有一个令牌，因此任何时刻至多只有一个站点发送数据，不会产生冲突。而且，令牌环上各站点均有相同的机会公平地获取令牌。 :q=%1~Idla  
:q=%1~Idla  
　2.令牌环的操作过程 :q=%1~Idla  
　　令牌环的操作过程如图4.14所示。 :q=%1~Idla  
　　（1）网络空闲时，只有一个令牌在环路上绕行。令牌是一个特殊的比特模式，其中包含一位“令牌/数据帧”标志位，标志位为“0”表示该令牌为可用的空令牌，标志位为“1”表示有站点正占用令牌在发送数据帧。 :q=%1~Idla  
　　（2）当一个站点要发送数据时，必须等待并获得一个令牌，将令牌的标志位置为“1”，随后便可发送数据。 :q=%1~Idla  
　　（3）环路中的每个站点边转发数据，边检查数据帧中的目的地址，若为本站点的地址，便读取其中所携带的数据。 :q=%1~Idla  
　　（4）数据帧绕环一周返回时，发送站将其从环路上撤消。同时根据返回的有关信息确定所传数据有无出错。若有错则重发存于缓冲区中的待确认帧，否则释放缓冲区中的待确认帧。 :q=%1~Idla  
　　（5）发送站点完成数据发送后，重新产生一个令牌传至下一个站点，以使其它站点获得发送数据帧的许可权。 :q=%1~Idla  
:q=%1~Idla  
　3.环长的比特度量 :q=%1~Idla  
环的长度往往折算成比特数来度量，以比特度量的环长反映了环上能容纳的比特数量。假如某站点从开始发送数据帧到该帧发送完毕所经历的时间，等于该帧从开始发送经循环返回到发送站点所经历的时间，则数据帧的所有比特正好布满整个环路。换言之，当数据帧的传输时延等于信号在环路上传播时延时，该数据帧的比特数就是以比特度量的环路长度。 :q=%1~Idla  
　　实际操作过程中，环路上的每个接口都会引入延迟。接口延迟时间的存在，相当于增加了环路上的信号传播时延，也即等效于增加了环路的比特长度。所以，接口引入的延迟同样也可以用比特来度量。一般，环路上每个接口相当于增加1位延迟。由此，可给出以比特度量的环长

计算式： :q=%1~Idla  
　　环的比特长度=信号传播时延×数据传输速率＋接口延迟位数 :q=%1~Idla  
　　　　　　　　=环路媒体长度×5(μs/Km)×数据传输速率＋接口延迟位数 :q=%1~Idla  
式中5μs/Km即信号传播速度200m/μs的倒数。例如，某令牌环媒体长度为10Km，数据传输速率为4Mbps,环路上共有50个站点，每个站点的接口引入1位延迟，则可计算得： :q=%1~Idla  
　　环的比特长度=10(Km)×5(μs/Km)×4(Mbps)＋1(bit)×50 :q=%1~Idla  
　　　　　　　　=10×5×10 :q=%1~Idla  
　　如果由于环路媒体长度太短或站点数太少，以至于环路的比特长度不能满足数据帧长度的要求，则可以在每个环接口引入额外的延迟，如使用移位寄存器等。 :q=%1~Idla  
:q=%1~Idla  
　4.令牌环的维护 :q=%1~Idla  
　　令牌环的故障处理功能主要体现在对令牌和数据帧的维护上。令牌本身就是比特串，绕环传递过程中也可能受干扰而出错，以至造成环路上无令牌循环的差错；另外，当某站点发送数据帧后，由于故障而无法将所发的数据帧从网上撤消时，又会造成网上数据帧持续循环的差错。令牌丢失和数据帧无法撤消，是环网上最严重的两种差错，可以通过在环路上指定一个站点作为主动令牌管理站，以此来解决这些问题。 :q=%1~Idla  
　　主动令牌管理站通过一种超过机制来检测令牌丢失的情况，该超时值比最长的帧为完全遍历环路所需的时间还要长一些。如果在该时段内没有检测到令牌，便认为令牌已经丢失，管理站将清除环路上的数据碎片，并发出一个令牌。 :q=%1~Idla  
　　为了检测到一个持续循环的数据帧，管理站在经过的任何一个数据帧上置其监控位为1，如果管理站检测到一个经过的数据帧的监控拉的已经置为1，便知道有某个站未能清除自己发出的数据帧，管理站将清除环路的残余数据，并发出一个令牌。 :q=%1~Idla  
:q=%1~Idla  
　5.令牌环的特点 :q=%1~Idla  
　　令牌环网在轻负荷时，由于存在等待令牌的时间，故效率较低；但在重负荷时，对各站公平访问且效率高。  :q=%1~Idla  
　　考虑到帧内数据的比特模式可能会与帧的首尾定界符形式相同，可在数据段采用比特插入法或违法码法，以确保数据的透明传输。 :q=%1~Idla  
　　采用发送站点从环上收回帧的策略，具有对发送站点自动应答的功能；同时这种策略还具有广播特性，即可有多个站点接收同一数据帧。 :q=%1~Idla  
　　令牌环的通信量可以加以调节，一种方法是通过允许各站点在其收到令牌时传输不同量的数据，另一种方法是通过设定优先权使具有较高优先权的站点先得到令牌。 :q=%1~Idla  
:q=%1~Idla  
　4.4.2令牌环媒体访问控制协议 :q=%1~Idla  
:q=%1~Idla  
　　IEEE 802.5标准规定了令牌环的媒体访问控制子层和物理层所使用的协议数据单元格式和协议，规定了相邻实体间的 :q=%1~Idla  
:q=%1~Idla  

的服务及连接令牌环物理媒体的方法。 :q=%1~Idla  
:q=%1~Idla  
　1.IEEE 802.5 MAC 帧格式 :q=%1~Idla  
　　IEEE 802.5令牌环的MAC帧有两种基本格式：令牌帧和数据帧，如图4.15所示。 :q=%1~Idla  
　　令牌帧只有3个字节长，数据帧则可能很长。这两种帧都有一对起始定界符SD和结束定界符ED用于确定帧的边界，它们中各有4位采用曼彻斯特编码中不使用的违法码(“高—高”电平对和“低一低”电平对)，以实现数据的透明传输。 :q=%1~Idla  
　　访问控制字段AC的格式如下： :q=%1~Idla  
:q=%1~Idla  
其中T为令牌/数据帧标志位，该位为“0”表示令牌，为“1”表示数据帧。当某个站点要发送数据并获得了一个令牌后，将AC字段中的T位置“1”。此时，SD、AC字段就作为数据帧的头部，随后便可发送数据帧的其余部分。M为监控位，用于检测环路上是否存在持续循环的数据帧。PPP（3比特）为优先编码，当某站点要发送一个优先级为n的数据帧时。必须获得一个PPP编码值≤n的令牌才可发送。RRR（3比特）为预约编码，当某站点要发送数据帧而信道又不空发时，可以在转发其它站点的数据帧时将自己的优先级编码填入RRR中，待该数据帧发送完毕，产生的令牌便有了预约的优先级。若RRR已被其它的站点预约了更高的优先级，则不可再预约。将令牌的优先级提升了的站点，在数据帧发送完毕后，还要负责将令牌的优先级较低的站点也有发送数据帧的机会。  :q=%1~Idla  
　　帧控制字段FC中的前两位标志帧的类型。“01”表示为一般信息帧，即其中的数据字段为上层提交的LLC帧；“00”表示为MAC控制帧，此时其后的6位用以区分控制帧的类型。信息帧只发送给地址字段所指的目的站点，控制帧则发送给所有站点。控制帧中不含数据字段。 :q=%1~Idla  
　　数据字段的长度没有下限，但其上限受站点令牌持有时间的限制。令牌持有时间的缺省值为10毫秒，数据帧必须在该时段内发送完，超过令牌持有时间，必须释放令牌。 :q=%1~Idla  
32位的帧校验序列FCS的作用范围自控制字段FC起FC至FCS止，其中不包括帧首（SD、AC字段）和帧尾（ED、FS字段）。 :q=%1~Idla  
　　帧状态字段FS的格式如下： :q=%1~Idla  
字段中设置了两位A和两位C，其中4位未定义。A位为地址识别位，发送站发送数据帧时将该位置“0”，接收站确认目的地址与本站相符后将该位置“1”。C为帧复制位，发送站发送数据帧时将该位置“0”，接收站接收数据帧后将该位置“1”。当数据帧返回发送站时，A、C位作为应答信号使发送站了解数据帧发送的情况。若返回的AC=11，表示接收站已收到并复制了数据帧；若AC=00，表示接收站不存在，但由于缓冲区不够或其它原因未接收数据帧，右等待一段时间后再重发。由于FS字段不在FCS校验范围内，所以使用两套重复的A、C以提高可靠性。 :q=%1~Idla  
结束定界符ED除了用于指示帧的结束边界外，其最后一位还用做差错位，发送站发送数据帧时将该位置“0”。此后，任何一个站点要转发该数据帧时，通时FCS校验一旦发现有错，都可以将E位置“1”。这

样，当数据帧返回时，发送站便可了解数据帧的传输情况。 :q=%1~Idla  
:q=%1~Idla  
　2.IEEE 802.5的媒体访问控制功能 :q=%1~Idla  
　　令牌环局域协议标准包括四个部分：逻辑链路控制（LLC）、媒体访问控制（MAC）、物理层（PHY）和传输媒体，IEEE802.5 规定了后面三个部分的标准。令牌环的媒体访问控制功能如下： :q=%1~Idla  
　　（1）帧发送。采用沿环传递令牌的方法来实现对媒体的访问控制，取得令牌的站点具有发送一个数据帧或一系列数据帧的机会。 :q=%1~Idla  
　　（2）令牌发送。发送站完成数据帧发送后，等待数据帧的返回。在等待期间，继续发送填充字符。一旦源地址与本站相符的数据帧返回后，即发送令牌。令牌发送之后，该站仍保持在发送状态，直到该站点发送的所有数据帧从环路上撤消为止。 :q=%1~Idla  
　　（3）帧接收。若接收到的帧为信息帧，则将FC、DA、Data及字段复制到接收缓冲区中，并随后将其转至适当的子层。 :q=%1~Idla  
　　（4）优先权操作。访问控制字段中的优先权和预约位配合工作，使环路服务优先权与环上准备发送的PDU最高优先级匹配。 :q=%1~Idla  
:q=%1~Idla  
4.5 令牌总线媒体访问控制 :q=%1~Idla  
:q=%1~Idla  
　　前面介绍过的CSMA/CD媒体访问控制采用总线争用方式，具有结构简单、在轻负载下延迟小等优点，但随着负载的增加，冲突概率增加，性能将明显下降。采用令牌环媒体访问控制具有重负载下利用率高、网络性能对距离不敏感以及具有公平访问等优越性能,但环形网结构复杂，存在检错和可靠性等问题。令牌总线媒体访问控制是在综合了以上两种媒体访问控制优点的基础上形成的一种媒体访问控制方法，IEEE802.4提出的就是令牌总线媒体访问控制方法的标准。 :q=%1~Idla  
:q=%1~Idla  
　4.5.1 令牌总线工作原理 :q=%1~Idla  
:q=%1~Idla  
　　令牌总线媒体访问控制访问是将局域网物理总线的站点构成一个逻辑环，每一个站点都在一个有序的序列中被指定一个逻辑位置，序列中最后一个站点的后面又跟着第一个站点。每个站点都知道在它之前的前趋站和在它之后的的后继站垢标识，如图4.16所示。 :q=%1~Idla  
　　从图中可以看出，在物理结构上它是一个总线结构局域网，但是在逻辑结构上，又成了一种环形结构的局域网。和令牌环一样，站点只有取得令牌，才能发送帧，而令牌在逻辑环上依次(A->D->C->A)循环传递。 :q=%1~Idla  
　　在正常运行时，当站点做完该做的工作或者时间终了时，它将令牌传递给逻辑序列中的下一个站点。从逻辑上看，令牌是按地址的递减顺序传送至下一个站点的，但从物理上看，带有目的的令牌帧广播到总线上所有的站点的，但从物理上看，带有目的地址的令牌帧广播总线上所有的站点，当目的站点识别出符号它的地址，即把该令牌帧接收。应该指出，总线上站点的实际顺序与逻辑顺序并无对应关系。 :q=%1~Idla  
　　只有收到令牌帧的站点才能将信息帧送到总线上，这就不像

CSMA/CD访问方式那样，令牌总线不可能产生冲突。由于不可能产生冲突，令牌总线的信息帧长度只需根据要传送的信息长度来确定，就没有最短帧的要求。而对于CSMA/CD访问控制，为了使最远距离的站点也能检测到冲突，需要在实际的信息长度后添加填充位，以满足最短帧长度的要求。 :q=%1~Idla  
　　令牌总线控制的另一个特点是站点间有公平的访问权。因为取得令牌的站点有报文要发送则可发送，随后，将令牌传递给下一个站点；如果取得令牌的站点没有报文要发送，则立刻把令牌传递到下一站点。由于站点接收到令牌的过程是顺序依次进行的，因此对所有站点都有公平的访问权。 :q=%1~Idla  
　　令牌总线控制的优越之处，还体现在每个站点传输之前必须等待的时间总量总是"确定"的，这是因为每个站点发送发送帧的最大长度可以加以限制。当所有站点都有报文要发送，最坏的情况下，等待取得令牌和发送报文的时间，等于全部令牌和报文传送时间的总和；如果只有一个站点有报文要发送，则最坏情况下等待时间只是便部令牌传递时间的总和。对于应用于控制过程的局域网，这个等待访问时间是一个很关键的参数。可以根据需求，选定网中的站点数及最大的报文长度，从而保证在限定的时间内，任一站点都可以取得令牌。 :q=%1~Idla  
　　令牌总线访问控制还提供了不同的服务级别，即不同的优先级。 :q=%1~Idla  
　　令牌总线的主要操作如下： :q=%1~Idla  
　　(1)环初始化，即生成一个顺序访问的次序。网络开始启动时，或由于某种原因，在运行中所有站点不活动的时间超过规定的时间，都需要进行逻辑环的初始化。初始化的过程是一个争用的过程，角用结果只有一个站能取得令牌，其它的站台点用站插入的算法插入。 :q=%1~Idla  
　　(2)令牌传递算法。逻辑环按递减的站地址次序组成，刚发完帧的站点将令牌传递给后继站，后继站应立即发送数据或令牌帧，原先释放令牌的站监听到总线上的信号，便可确认后继站已获得令牌。 :q=%1~Idla  
　　(3)站插队入环算法。必须周期性地给未加入环的站点以机会，将它们插入到逻辑环的适当位置中。如果同时有几个站要插入时，可采用带有响应窗口的争用处理算法。 :q=%1~Idla  
　　(4)站退出环算法。可以通过将其前趋站和后继站连到一起的办法，使不活动的站退出逻辑环，并修正逻辑环递减的站地址次序。 :q=%1~Idla  
　　(5)故障处理。网络可能出现错误，这包括令牌丢失引起断环，重复地址、产生鑫个令牌等。网络需对这些故障做出相应的处理。 :q=%1~Idla  
:q=%1~Idla  
　4.5.2 令牌总线媒体访问控制协议 :q=%1~Idla  
:q=%1~Idla  
　1. IEEE 802.4 MAC帧格式 :q=%1~Idla  
　　IEEE 802.4标准规定了令牌总线媒体访问控制(MAC)子层、物理层(PHY)所使用的格式和协议，以及连接令牌总线物理媒体的方法，媒体访问协调所有连接的站点对其享媒体的使用。令牌总线的MAC帧具有如图4.17所示的一般格式。 :q=%1~Idla  
　　帧校验序列FCS使用32位CRC码，校验范围为SD与ED之间的帧内容。数据字段有三类，即LLC协议数据单元，MAC管理数据和用于MAC控制帧的数据。在SD和ED之间的字节数应少于8191。另外还有异常终止序列格式，仅由SD和ED两个字节组成。 :q=%1~Idla  
:q=%1~Idla  
　2.IEEE 802.4 的媒体访问控制功能 :q=%1~Idla  
　　逻辑环上的每个站点由三个地址决定它的位置，即本站地址Ts、前趋地址Ps和后继地址Ns。前趋地址Ps和后继地址Ns可以动态地设置和保持。 :q=%1~Idla  
　　(1)令牌传递算法。逻辑环按递减的站地址次序组成，刚发完帧的Ts站点将令牌传递给后继Ns站应立即发送数据或令牌帧，Ts站监将令牌传递给后继Ns站，后继Ns站应立即了送数据或令牌帧，Ts站监听到总线上的信号，便可确认后继站已获得令牌. :q=%1~Idla  
　　①Ts 站在发送完整数帧后，发出带有地址DA=Ns的令牌传递给下一个站，DA这目的地址。Ts 站监听总线，若监测到的信息为有效帧，则传递令牌成功。 :q=%1~Idla  
　　②若Ts站未监测到总线上的有效帧，且已超时，则重复前一步骤。 :q=%1~Idla  
　　③此后若Ts站仍未监测到有效帧，即第二次令牌传递仍然失败，则原发送站判定后继站有故障，就发送"Who Follows"MAC控制帧，并将它的后继地址Ns放在数据字段中。所有站与该地址相比较,若某站的前趋站是发送站的后继站,则该站发送一个"Set Successor"MAC控制帧来响应"Who Follows"帧，在"Set Successor"帧中带有该站的地址，于是该站点取得令牌。如此，便将故障的站点排除在逻辑环之外，建立了一个新的连环次序。然后返回第①步。 :q=%1~Idla  
:q=%1~Idla  

　④如Ts站未监听到响应"Who Follows"控制帧的"Set Successor"帧，则重复第③步，再发"Who Follows"帧。 :q=%1~Idla  
　　⑤如果第二次"Who Follows"帧发出后，仍得不到响应，则该站就尝试另一策略来重建逻辑环，即再发送请求后继站"Solicit Sucessor 2"MAC控制帧，并将本站地址作为DA和SA放入控制帧内，询问环中哪一个站要响应它。收到该询问请求后就会有站点响应。然后，使用响应窗口处理算法来重新建立逻辑环。最后返回第①步。 :q=%1~Idla  
　　⑥如果发送"Solicit Successor 2"控制帧后仍无响应，则断定发生发故障。此时，就需要维护逻辑环，使其重新正常工作。 :q=%1~Idla  
　　(2)插入环算法。逻辑环上的每个站点应周期性地使新的站点有机会插入环中。当同时有几个站点要插入时，可以采用带有响应窗口的争用处理算法。 :q=%1~Idla  
　　(3)退出环算法。方案一：要退出环的Ts站接收到令牌后，发送给一个设置后继"Set Successor"MAC控制帧给Ps站，设置后继站为Ns，并将令牌传递给Ns站。 :q=%1~Idla  
　　方案二：要退出环的Ts站拒绝接收ps站发出的"Who Follows"MAC控制帧，而让Ns站去响应。 :q=%1~Idla  
　　(4)逻辑环的初始化操作。初始化操作实质上是增加新站的一特例,其操作过程如下:每个站设置一个环不活动计时器。当某个站点的不活动计时器超时，则发一个请求令牌"Claim Token" MAC控制帧，控制帧带有一个数据字段，其长度取决于站地址高二位。类似于站插入环的操作，当多个同时试图进行初始化操作时，用基于地址的争用算法，争用结果只能允许一个站点获得令牌。　 :q=%1~Idla  
第4章　局域网 :q=%1~Idla  
4.6 光纤分布数据接口FDDI :q=%1~Idla  
:q=%1~Idla  
　　光纤由于其众多的越性，在数据通信中得到了日益广泛的应用。用光纤作为媒体的局域网技术主要是光纤分布数据接口FDDI(Fiber Distributed Data Interface)。FDDI以光纤作为传输媒体,它的逻辑拓朴结构是一个环,更确切地说是逻辑计数循环环(Logical Counter Rotating Ring),它的物理拓朴结构可以是环形.带树形或带星形的环。FDDI的数据传输速率可达100Mbps, 覆盖的范围可达几公里.FDDI可在主机与外设之间、主机与主机之间、主干网与IEEE802低速网之间提供高带宽和通用目的的互连.FDDI采用了IEEE802的体系结构,其数据链层中的MAC子层可以在IEEE802标准定义的LLC下操作。 :q=%1~Idla  
:q=%1~Idla  
　4.6.1 FDDI工作原理 :q=%1~Idla  
　1.FDDI的性能 :q=%1~Idla  
　　FDDI数据传输速率达100Mbps,采用4B/5B编码,要求信道媒体的信号传输率达到125Mbaud。FDDI网最大环路长度为200Km，最多可有1000个物理连接。若采用双环节结构时，站点间距离在2Km以内，且每个站点与两个环路都有连接，则最多可连接500个站点，其中每个单环长度

限制在100Km内。 :q=%1~Idla  
　　FDDI网络是由许多通过光传送媒体连接成一个或多个逻辑环的站点组成的，因此与令牌环类似，也是把信息发送至环上，从一个站到下一个站依次传递，当信息经过指定的目的站时就被接收、复制，最后，发送信息的站点再将信息从环上撤消。因此FDDI标准和令牌环媒体访问控制标准IEEE802.5 十分接近。FDDI和802.5 的主要特性比较见表4.4 :q=%1~Idla  
:q=%1~Idla  
　2.数据编码 :q=%1~Idla  
　　FDDI规定了一种很特殊的定时和同步方法。在网络中使用的代码最好是那种信号状态变化频繁的代码,这些状态变化使得接收器能够持续地与输入信号相适应,这样就保证了发送设备和接收设备之间的同步。IEEE802.3标准中使用的曼彻斯特码只有50%的效率,因为每一比特都要求线路上有2次状态变化(即2Baud)。如果采用曼彻斯特码,那么100Mbps传输速率就要求200M Baud的调制速率,也即200MHz。换言之,曼彻斯特码需要发送数据的2倍宽带。 :q=%1~Idla  
　　考虑到生产200MHz的接口和时钟设备会大大增加成本,ANSI设计了一种称为4B/5B的代码。在这种编码技术中,每次对4位数据进行编码,每4位数据编码成5位符号,用光的存在和不存在表示5位符号中每一位是1还是0。这样，对于100Ｍbps的光纤网只需125NHz的元件就可实现，使效率提高到80%。 :q=%1~Idla  
　　为了得到信号同步，可以采用二级编码的方法。即先按4B/5B编码，然后再利用一种称为倒相的不归零制NRZI编码。应该编码确保无论4比特符号为何种组合(包括全“0”)，其对应的5比特编码中至少有2位“1”，从而保证在光纤中传输的信号至少发生两次跳变，以利于接收端的时钟提取。这个原理类似于第2章中介绍过的差分编码。 :q=%1~Idla  
:q=%1~Idla  
　　5比特编码的32种组合中，实际只使用了24种，其中的16种用做数据符合，其余8种用做控制符号(如帧的起始和结束符号等)。表4.5列出4B/5B编码的数据符号部分,所有16个4位数据符号,经编码后的5位码中"1"码至少为2位,按NRZI编码原理,信号中就至少有两次跳变,因此接收端可得到足够的同步信息. :q=%1~Idla  
:q=%1~Idla  
　3.时钟偏移问题 :q=%1~Idla  
　　在一般的环形网中，采用只有一个主时钟的集中式时钟方案，在绕环运行时，时钟信号会偏移。每个站点产生的偏移，积累起来还是很可观的。为了消除这种时钟偏移现象，采用一种弹性缓冲器来消除这种偏移。但即使采用了这种措施，由于偏移积累的缘故，也限制了环网的规模。 :q=%1~Idla  
　　这种集中式时钟方案，对100Mbps高速率的光纤网来说是不适用的。100Mbps光纤网中每一位的时间为10ns(而在4Mbps环网中，1位的时间为250ns)。因此，时钟偏移的影响更严重，如采用集中式时钟方案，就需要每一个站点配置锁相电路，成本会很高。 :q=%1~Idla  
　　因此FDDI标准规定使用分布式时钟方案，即在每个站点都配有独

立的时钟和弹性缓冲器。进入站点缓冲器数据时钟是按照输入信号的时钟确定的，而从缓冲器输出的信号时钟则根据站点的时钟确定，这种方案使环路中中继器的数目不受时钟偏移因素的限制。 ^jo*e,y:  
^jo*e,y:  
　4.FDDI MAC帧格式 ^jo*e,y:  
　　FDDI标准以MAC实体间交换的MAC符号来表示帧结构,每个MAC符号对应4个比特,这是因为在FDDI物理层中,数据是以4位为单位来传输的.FDDI的令牌帧和数据帧的格式如图4.18所示. ^jo*e,y:  
　　前导码P用以在收发双方实现时钟同步.发送站点以16个4位空闲符号(64个比特)作为前导码. ^jo*e,y:  
　　起始定界符SD占一个字节,由两个4比特MAC非数据符号组成. ^jo*e,y:  
　　帧控制字段FC占一个字节,其格式为: ^jo*e,y:  
^jo*e,y:  
　　其中C表示是同步帧还是异步帧,L表示是使用2字节(16位)地址还是6字节(48位)地址,FF表示是LLC数据帧还是MAC控制帧,若为MAC控制帧,则用最后4位ZZZZ来表示控制帧的类型. ^jo*e,y:  
　　目的地址字段DA和源地址字段SA可以是2字节或6字节地址. ^jo*e,y:  
　　数据字段用于装载LLC数据或与控制操作有关的停息.FDDI标准规定最大帧长为4500字节. ^jo*e,y:  
　　帧检验序列FCS为4个字节(32比特)长. ^jo*e,y:  
　　结束定界符ED,对令牌来说占2个MAC控制符号(共8比特);其它帧则只占一个MAC控制符号(即4比特),用于与非偶数个4比特MAC控制符号的帧状态字段FS配合,以确保帧的长度8比特的整倍数. ^jo*e,y:  
　　帧状态字段FS用于返回地址识别、数据差错及数据复制等状态，每种状态用一个4比特MAC控制符号来表示。 ^jo*e,y:  
　　由上可见，FDDI MAC帧与802.5的MAC帧十分相似，不同之处是FDDI帧所含有前导码，这对高数据速率下的时钟同步十分重要；允许有网内使用16位和48位地址，比802.5更灵活；令牌帧也不同，没有优先位和预约位，而用别的方法分配信道使用权。 ^jo*e,y:  
　　虽然FDDI和802.5都采用令牌传递的协议，但两者还是存在着一个重要差别，即FDDI协议规定发送站发送完帧后，可立即发送新的令牌帧，而802.5规定当发送出去的帧的前沿回送至发送站时，才发送新的令牌帧。因此，FDDI协议具有较高利用率的特点，特别在大的环网中显得更为明显。 ^jo*e,y:  
^jo*e,y:  
　4.6.2 FDDI组成 ^jo*e,y:  
^jo*e,y:  
　　1982年ANSI的X3T9.5委员会提出并在以后陆续制订了由物理层(PHY)、物理层媒体依赖(PMD)和媒体访问控制(MAC)三部分组成的基本FDDI，1990年ISO也发布了ISO9314-1(PHY)、ISO9314-2(MAC)和ISO9314-3(PMD)的国际标准。 ^jo*e,y:  
　　FDDI的基本组成如图4.19所示。FDDI的站点管理SMI(Station Management)，提供在节点级上管理各种FDDI层次中正在进行的进程所必需的控制，以使节点可以在环上协调地工作。 ^jo*e,y:  
^jo*e,y:  

1.FDDI的物理层 ^jo*e,y:  
　　FDDI的物理层被分为两个子层： ^jo*e,y:  
　　(1)物理媒体依赖PMD,它在FDDI网络的节点之间提供点--点的数字基带通信。早先的PMD标准规定了多模光纤的连接，现在已有关于单模光纤连接的SMF--PMD,并正在开发与同步光纤网连接的PMD子层标准。 ^jo*e,y:  
　　(2)物理层协议PHY，它提供PMD与数据链路层之间的连接。 ^jo*e,y:  
^jo*e,y:  
　2.FDDI的数据链路层 ^jo*e,y:  
　　FDDI的数据链路层被分为多个子层： ^jo*e,y:  
　　(1)可选的混合型环控制HRC(Hybrid Ring Control)，它在共享的FDDI媒体上提供分组数据和电路交换数据的多路访问。HRC由混合多路器(H-MUX)和等时MAC(I-MUX)两部分组成。 ^jo*e,y:  
　　(2)媒体访问控制MAC，它提供对于媒体的公平和确定性访问、识别地址、产生和验证帧校验序列。 ^jo*e,y:  
　　(3)可选的逻辑链路控制LLC，它提供MAC与网络层之间所要求的分组数据适应服务的公共协议。 ^jo*e,y:  
　　(4)可选的电路交换多路器(CS-MUX)。 ^jo*e,y:  
^jo*e,y: